

## ≡ CD9256 ≡


# 数字调谐系统锁相环

CD9256是一款数字调谐系统锁相环电路，内置2个预分频系数。

CD9256的所有功能都是通过3根串行总线控制，适用于高性能的数字调谐系统。

## 主要特点：


- 内置预定分频值。当输入 FMIN 的信号时，输入频率范围 30~150MHz；输入 AMIN 信号时，频率范围 0.5~40MHz。
- 16 位可编程计数器，并行输出相位比较器，晶体振荡器和参考计数器。
- 可以使用 3.6MHz、4.5MHz、7.2MHz 或 10.8MHz 晶体振荡器。
- 15 种可供参考的频率。（使用 4.5MHz 的晶体）
- 内置 20 位通用计数器，用来测量中频频率（IFIN1 和 IFIN2）。
- 锁相环误差检测精度高（ $\pm 0.55 \sim \pm 7.15\mu s$ ）。
- 多个通用 I/O 管脚可以用作外设电路控制。
- 3 个 N 沟道开漏输出端口（OFF 耐压：12V），用来控制信号输出。
- 待机模式功能（关闭 FM、AM 和 IF 放大器），节约电流消耗。
- 所有功能由三根串行总线控制。
- 操作电源范围：VDD=5.0 $\pm$ 0.5V




## 应用

优化高保真调谐器和汽车音响的数字调谐系统。

## 内部框图



## 管脚排列图



## 管脚描述

管脚号	符号	管脚名称	功能描述
-----	----	------	------

1	XT	晶体振荡器管脚	选择 3.6MHZ，4.5MHZ，7.2MHZ 或 10.8MHZ 的晶体振荡器，用来提供参考频率和内部时钟
2	 XT		
3	PERIOD	周期信号输入	串行 I/O 端口，用来传输控制器数据。通过控制器数据设置分频和分频模式，控制通用计数器和通用输入输出端口
4	CLOCK	时钟信号输入	
5	DATA	串行数据输入/输出	
6	OT_1	通用输出端口	N 沟道开漏输出端口，用来控制信号输出。电源加电时设置为关闭状态
7	OT_2		
8	OT_3		
9	VDD	电源管脚	5.0V±10%
10	AMIN	可编程计数器输入	这些管脚通过耦合电容输入 AM 和 FM 频带本振信号，都是在低幅下操作。
11	FMIN		
12	GND		
13	I/O_9/IFIN2	通用 I/O 端口，通用计数器频率测量输入端口	通用 I/O 端口输入输出管脚。可以转换为输入管脚，用来测量通用计数器频率。频率测量功能即测量中频频率（IF）。这些管脚的主要特点是内置放大器。数据通过电容耦合。都为低幅操作管脚，电源加电时管脚为输入模式。
14	I/O_8/IFIN1		
15	D01	相位比较器输出	该两脚是相位比较器的三态输出管脚，D01 和 D02 并行输出。 D02 也可以转换为通用输出端口
16	D02/OT-4		

极限参数(Ta=25℃)

参 数	符号	参数范围	单位
工作电压	Vcc	-0.3~6	V
输入电压	VIN	-0.3~VDD+0.3	V
N 沟道开漏关闭耐压	VOFF	13	V
功率消耗	PD	300（200）	mW
贮存温度	Tstg	-65~150	℃

工作温度	Tamb	-40~85	℃
------	------	--------	---

### 电气参数 (除非特别说明, VDD=4.5~5.58V; Ta=-40~85℃)

参 数	符号	测 试 条 件	最小值	典型值	最大值	单位
电源电压	VDD1	PLL 操作 (正常操作)	4.5	5.0	5.5	V
电源电流	IDD1	VDD=5.0V, XT=10.8MHZ, FMIN=150MHZ	--	7	15	mA
<b>待机模式</b>						
晶振振荡所需电压	VDD2	PLL OFF (晶体振荡器操作)	4.0	5.0	5.5	V
工作电流	IDD2	VDD=5.0V, XT=10.8MHZ, PLL OFF	--	0.8	1.5	mA
工作电流	IDD3	VDD=5.0V, XT 停止, PLL OFF	--	120	240	uA
<b>工作频率范围</b>						
晶振频率	fXT	在 XT-XT 终端连接晶振	3.6	--	10.8	MHZ
FMIN (FMH, FML)	fFM	FMH, FML 模式, VIN=0.2Vp-p	30	--	130	MHZ
FMIN (FML)	fFML	FML 模式, VIN=0.3Vp-p	30	--	150	MHZ
AMIN (HF)	fHF	HF 模式, VIN=0.2Vp-p	1	--	40	MHZ
AMIN (LF)	fLF	HF 模式, VIN=0.2Vp-p	0.5	--	20	MHZ
IFIN1, IFIN2	fIF	VIN=0.2Vp-p	0.1	--	15M	MHZ
<b>输入幅度范围</b>						
FMIN (FMH, FML)	VFM	FMH, FML 模式, fIN=30~130MHZ	0.2	--	VDD-0.5	Vp-p
FMIN (FML)	VFML	FML 模式, fIN=30~150MHZ	0.3	--	VDD-0.5	Vp-p
AMIN (HF)	VHF	HF 模式, fIN=1~40MHZ	0.2	--	VDD-0.5	Vp-p
AMIN (LF)	VLf	LF 模式, fIN=0.5~20MHZ	0.2	--	VDD-0.5	Vp-p
IFIN1, IFIN2	VIF	fIN=0.1~15MHZ	0.2	--	VDD-0.5	Vp-p
<b>OT1~OT3 N沟道开漏</b>						
输出电流	低电压	IOL1	VOL=1.0V	5.0	10.0	mA
OFF 漏电流		IOFF	VOFF=12V	--	2.0	uA
<b>PERIOD, CLOCK, DATA</b>						

输入电压	高电压	VIH2		0.8VDD	~	VDD	V
	低电压	VIL2		0	~	0.2VDD	
输入电流	高电压	IIH	VIH=5V	--	--	2.0	uA
	低电压	IIL	VIL=0V	--	--	-2.0	
输出电流	高电压	IOH5	VOH=4.0V (DATA)	-1.0	-3.0	--	mA
	低电压	IOL5	VOL=1.0V (DATA)	1.0	3.0	--	
D01、D02							
输入电流	高电压	IOH3	VOH=4.0V	-2.0	-4.0	--	mA
	低电压	IOL3	VOL=1.0V	2.0	4.0	--	
三态引导电流		ITL	VTLH=5V, VTLL=0V	--	--	+/-1.0	
XT							
输出电流	高电压	IOH2	VOH=4.0V	-0.1	-0.3	--	mA
	低电压	IOL2	VOL=1.0V	0.1	0.3	--	
输入反馈电阻							
输入反馈电阻	高电压	Rf1	FMIN, AMIN, IFIN (Ta=25℃)	350	700	1400	K Ω
	低电压	Rf2	XT - XT (Ta=25℃)	500	1000	4000	

功能描述

串行 I/O 端口


如框图所示，所有功能都是通过设置 2 个 24 位的寄存器来控制的。这些寄存器的每一位数据是通过控制器和 DATA，CLOCK，PERIOD 引脚之间的串行口传送的，每个串行传输是由 32 位组成：8 位地址位和 24 位数据位。

由于所有功能都是由寄存器单元控制，下面详细介绍每个寄存器和 8 位地址位。 这些寄存器都为 24 位寄存器，通过 8 位地址可以分别选择，寄存器的地址分配如下：


寄存器	地址	24 位内容	位数
输入寄存器 1	D0H	PLL 分频器设置	16
		参考频率设置	4
		PLL 输入模式设置	2
		晶振选择	2
		共 24	

输入寄存器 2	D2H	通用计数器控制（包括锁定检测位控制）	4
		I/O 端口可通用计数器转换位	3
		D02/OT-4 转换控制位	1
		D0 管脚控制	1
		测试位	1
		I/O 端口控制（已用作通用计数器输入选择位）	5
		输出数据位	9
			共 24
输出寄存器 1	D1H	通用计数器数字数据	22
		未用	2
			共 24
输出寄存器 2	D3H	锁定检测数据	5
		I/O 端口控制数据	5
		输出数据	4
		输入数据（在输出端口选项中未定义）	5
		未用	5
			共 24

寄存器配置



加电时，输入寄存器设置如下：




- 注：1. 数据没有定义；
2. 设置测试位为 0。

串行传输格式

当周期信号（PERIOD）下降沿时，输入数据锁存在寄存器 1 和寄存器 2 中，并执行相应功能。当时钟信号（CLOCK）第 9 个下降沿时，输出数据并行锁存在输出寄存器中。数据管脚连续

输出数据。

串行传输格式为：8 位地址位+24 位数据位组成（图 1）。使用地址 D0H~D3H。



## 串行数据传输

串行数据和时钟信号同步传输。在闲置状态，PERIOD，CLOCK 和 DATA 管脚线都设置为高电平。当周期信号在低电平时，时钟信号下降沿开始传输串行数据。当周期信号为低电平而时钟信号为高电平时，数据传输中止。一旦串行数据传输开始执行，在周期信号为低电平时，时钟信号的下降沿不会超过 8 个。

在时钟上升沿时，由于接收端接收串行数据作为有效数据，因此发送端输出和时钟信号下降沿同步的信号。

为了接收输出寄存器（D1H，D3H）的串行数据，在 8 位地址输出后但是下一个时钟信号下降沿前，设置串行数据输出为高阻抗。

数据连续接收直到周期信号变为低电平，数据传输在周期信号上升沿前结束。因此数据管脚必须有开漏或三态接口。

注：

1. 当电源加电时，一些内部电路的状态不明确，为了设置电路内部状态，在执行规则数据传输前执行一个伪数据传输；
2. 图 1 时间 t1~t8 的值如下：

$$t1 \geq 1.0\mu s$$


$$t2 \geq 1.0\mu s$$

- t3≥0.3us
- t4≥0.3us
- t5≥0.3us
- t6≥1.0us
- t7≥1.0us
- t8≥0.3us

3. 星号表示数字是从地址获取的，例如 D\*H。

晶体振荡器管脚 (XT,  $\overline{XT}$ )

如图 2 所示，内部操作必须的时钟可以通过在电容间连接一个晶振得到。使用晶振选择位选择一个振荡频率：3.6MHZ、4.5MHZ、7.2MHZ 或 10.8MHZ，和当前使用的振荡器匹配。




注：电源加电时，预置为 3.6MHZ (OSC1= “0” 且 OSC2= “0”)。这时振荡器不会振荡，因为系统处于待机模式。

参考计数器（参考频率分频器）

参考计数器单元由晶体振荡器和计数器组成，晶振可以选择 3.6MHZ、7.2MHZ 或 10.8MHZ。最多可以产生 15 个参考频率。

通过设置 R0~R3 可以设置参考频率：



注:

1. 标着星号的参考频率只能通过 4.5MHz 晶振产生;
2. 当 R0~R3 为“1”时, 系统处于待机模式: 此时可编程计数器停止, 并且 FM、AM 和 IFIN (选择 IFIN 时) 处于放大器关闭状态 (管脚处于低电平)。这样可以在收音功能关闭时节省电流消耗。同时, D0 管脚为高阻态;  
待机模式下, 可以控制输出端口 (OT1~OT3), 晶体振荡器可以关闭和启动;
3. 加电时, 系统处于待机模式, 此时晶振停振且 I/O 口都为输入模式。

## 可编程计数器

可编程计数器单元由一个 1/2 预分频器、一个 2 种预定分频系数和 4 位+12 位可编程二进制计数器组成。

### 1. 设置可编程计数器

可编程计数器包括 16 位分频数据和 2 位表明分频模式的数据。

#### 1) 设置分频模式


FM 和 MODE 位用来选择输入管脚和分频模式 (脉冲抑制模式或直接分频模式)。这儿有 4 种选择, 见下表。根据频带选择其中的一种。



2) 设置分频器

可编程计数器的分频系数通过 P0~P15 的二进制来设定。


脉冲抑制模式（16 位）



分频器设置范围（脉冲抑制模式）：n=210H~FFFFH（528~65535）

（注：）在 1/2+ 脉冲抑制模式，真正的分频器时可编程计数器的两倍。

直接分频模式（12 位）



分频器设置范围（直接分频模式）：n=10H~FFFH（16~4095）

在直接分频模式，数据 p0~p3 不必考虑，p4 是最低有效字节 LSB。

2. 预定分频器和可编程计数器电路结构

1) 脉冲抑制模式电路结构




图 3

该电路是由有一个 2 种系数的预定分频器，一个 4 位吞咽计数器和一个 12 位的可编程计数器组成。在 FM<sub>IN</sub> 模式输入时，前面增加一个 1/2 预分频器。

2) 直接分频模式电路结构




图 4

在直接分频模式，预定分频器单元旁路，使用 12 位可编程计数器。

- 3) FMIN 和 AMIN 都有内置的放大器，数据通过耦合电容输入，FMIN 和 AMIN 都是在低幅下操作。

通用计数器


通用计数器是一个 20 位的计数器，可以用来计数 AM/FM 频带的中频频率（IF），并在自动搜索调谐时检测自动停止信号。它还有一个周期测量功能，比如用来测量低频导频信号周期。

1. 通用计数器控制位

- 1) 位 G0 和 G1 ——选择通用计数器门限时间。



3) 位 M8 和 M9——M8 设置管脚 I/O\_8/IFIN1 状态, M9 设置管脚 I/O\_9/IFIN2 状态。M8、M9 的操作在 IF1 和 IF2 为“1”时有效




3) 位 M8 和 M9——M8 设置管脚 I/O\_8/IFIN1 状态, M9 设置管脚 I/O\_9/IFIN2 状态。M8、M9 的操作在 IF1 和 IF2 为“1”时有效



4) 位 f0~f19——通用计数器的结果可以从输出计数器 (D1H) 中以二进制的形式读取。



注：当使用通用计数器时，在参考计数器的内容（f0~f19）前，首先确定 BUSY 位为“0”（计数结束），而且 OVER 为“0”（通用计数器数据正常）。



6) START 位——当设置为“1”时，通用计数器复位，并且重新计数。



2. 通用计数器电路结构

通用计数器由输入放大器、门限时间控制电路和一个 20 位的二进制计数器组成。





图 5

3. 通用计数器测量时序图



注：  
IFIN1 和 IFIN2 输入内置放大器，数据通过耦合电容输入。FMIN 和 AMIN 在低幅下操作；

通用 I/O 端口

AT9256 还有一个重要特点是通过串行端口可以控制输入/输出端口。

输入/输出形式	端口	输入/输出结构
输出端口	专用：3 个端口 最大：4 个端口（一个为 CMOS 输出）	N 沟道开漏输出
I/O 端口	最大：2 个端口	CMOS 输入/输出

1. 通用输出端口（OT1~OT3）


管脚 OT1~OT3 是专用的输出端口，用来控制信号输出。这 3 个管脚是 N 沟道开漏输出，关闭电压为 12V。

输入寄存器（D2H）位 01~03 的数据从相应的 OT1~OT3 输出端口并行输出。在 AT9256 中，没有并行输出端口 OT4，但可以通过设置输入寄存器（D2H）04C 为“1”把管脚 D02 转换为输出端口 OT4（CMOS 输出）


输入寄存器（D2H）位 01~04 的数据也可以从 DATA 管脚读取，作为输出寄存器（D3H）的

串行数据 01~04。

(1) AT9256



(2) 输出寄存器——输入寄存器位 01~04 的数据可以作为输出寄存器 (D3H) 的串行数据 01~04 读取。



2. 通用 I/O 端口 (I/O\_5~I/O\_9)

管脚 I/O\_8I/O\_9 是通用 I/O 端口，用来控制信号输入和输出。这些管脚配置为 CMOS 输入和输出。



这些 I/O 端口通过输入寄存器 (D2H) 位 M8、M9 设置为输入或输出。

当 M8、M9 为 “0” 时，这些管脚为输入模式，在 I/O\_8~I/O\_9 并行输入的数据在串行时钟的第九个下降沿时锁存在内部寄存器中。这些数据可以从 DATA 管脚作为串行数据 I8~I9 读取。

通过设置 M8~M9 为 “1”，这些管脚为输出管脚。


输入寄存器 (D2H) 位 08~09 的数据从他们相应的管脚 I/O\_8~I/O\_9 并行输出。

当位 IF1、IF2 都设置为 “0” 时，这些操作有效。




输出寄存器——输入寄存器 (D2H) 的位 M8~M9 可以作为输出寄存器 (D3H) 的串行输出数据 M8~M9。





- 注：
1. 当管脚 I/O\_8~I/O\_9 用作输出端口时，输出寄存器的 I5~I9 的数据不明确；
  2. 当加电时，输入寄存器（D2H）I/O 端口控制位 M8~M9 和输出数据位 08~09 都设置为“0”。通用 I/O 端口设置为输入端口。通用 I/O 端口和通用计数器输入端口管脚都设置为 I/O 端口输入模式。通用输出端口的输出状态设置为高阻抗（N 沟道开漏输出=关闭）。

通用计数器和 I/O 端口使用的典型例子如下：



如上图所示，管脚可以根据需要配置成输入/输出端口或通用计数器输入。

## 相位比较器

相位比较器在比较了参考频率和可编程计数器输出的分频信号后，输出相位误差。这两个信号的频率和相位的不同可以通过低通滤波器来补偿，然后用这些信号控制压控振荡器。

由于信号是并行从相位比较器输出，然后通过三态缓冲器管脚 D01 和 D02，因此滤波器的常数可以根据 FM 和 AM 频带定制。






图 7



DO输出时序图

图 8



典型有效低通滤波器电路

图9

如上图所示，DO 输出时序图和典型低通滤波器示意图，通过连接 FET 和晶体管形成复合晶体管。

上图中的滤波器电路只是一个例子，真正的电路应该根据频带组成和系统所需条件设计。


## 锁定检测位

锁定检测位在 PLL 系统中检测锁定状态。这个系统也有一个未锁定检测位，通过比较参考频率和可编程计数器的分频输出，检测参考频率周期，相位的不同。这个系统还有相位误差检测位 (PE1~PE3)，可以更精确的检测 ( $\pm 0.55\mu s \sim \pm 7.15\mu s$ )。


### 1. 未锁定检测位 (UNLOCK)

这一位通过参考频率周期，相位差来检测。当没有锁定时，也就是参考频率和可编程计数器的分频输出不一样时，就设定未锁定 F/F。


在输入寄存器 (D2H) 未锁定复位位 (RESET) 设置为“1”时，未锁定 F/F 复位。在未锁定 F/F 复位后，锁定状态可以通过检测输出寄存器 (D3H) 的未锁定位 (UNLOCK) 检测锁定状态。在未锁定 F/F 复位后，未锁定检测必须在大于一个参考频率周期消失的时间间隔后检测，因此参考频率周期输入锁定检测选通未锁定 F/F，如果时间间隔太短，就不能检测到正确的锁定状态。因此，输出寄存器 (D3H) 由一个锁定允许位 (ENAELE)，这个位在输入寄存器 (D2H) 复位位设



## 20/26



下面是一个典型的锁定检测操作。表示了锁定状态到频率改变。（相位误差大于 $\pm 6.05\mu s$ ）




其他控制位

1. 04C 和 XT 位——OT4/D02 管脚的转换控制位


04C 位 OT4/D02 控制之间的转换。当输入寄存器（D0H）的位 R0~R3 都设置“1”时（待机模式）



当输入寄存器（D0H）的位 R0~R3 中有一个为“0”时，（不在待机模式）




2. D0HZ 位——控制 D02 管脚输出状态



3. TEST 位——数据应该设置为“0”

[illegible]

## 典型应用电路图



## 典型封装:

